產品所屬行業

智能駕駛

主（zhǔ）要芯片

Orin

Pin數

29320pin   

層數

12層

主要信號（hào）以及速率

LPDDR5   3200Mbps

Pcie4.0  16Gbps

難點

1、 LPDDR5的設計，速（sù）率3200Mbps，手冊要求需減小stub，且每根（gēn）信號換層位置要打換層過孔；

2、 Orin芯片（piàn）所（suǒ）需電源通流較大，50A以上的（de）電流有好幾路，電源的通流設計是一大難點；

3、 攝像頭模塊的設計，這部分信號是速率（lǜ）是6G的信（xìn）號，既有載流需（xū）求，也需要嚴格進行阻抗控製；

對策

1、 由於單板上LPDDR5用的是鎂（měi）光的MT62F1G64D8EK ，這個顆粒是0.65mm Picth的BGA，用（yòng）通孔設計的話，無法滿足（zú）手冊要求，故采用HDI設計，盡最大可能減小信號的Stub；而且用HDI設計的話，也能避免通孔（kǒng）打斷（duàn）參考平麵的銅皮，有利於走線參考的連（lián）續性；

2、 電源通流方麵，由於板厚（hòu）、疊層的限製（1.6MM板厚，12層），電源層銅厚隻有1Oz，單靠電源（yuán）一層很難滿足所需通流；經內部多次嚐試，通過充（chōng）分利（lì）用其它走線層（céng）的空間加強，來滿足通流，經初步仿真，基本（běn）達到芯（xīn）片手冊要求（qiú）；見（jiàn）下圖所示，不同顏色代表不同（tóng）電源

3、 攝像（xiàng）頭模塊的GMSL信號速率（lǜ）6Gbps，基於此速率，肯定是要控阻抗，且按高速處理。但是此信號還有載流（liú）需求，常規的阻抗線線寬無法滿足載流需求；綜合考慮通過隔層參考設計，既能控阻抗又可以讓信號走較粗的線寬，滿足載流需求。