信（xìn）號完整性仿真 > 單通道100GBPS速率還沒做，448GBPS就要來了？

單（dān）通道100GBPS速率（lǜ）還沒做，448GBPS就要來了？

發布時間：2026-05-25 14:09:10

最近常聽到“要站在光裏，不要光（guāng）站著”這句話，光也（yě）成了最近市場（chǎng）最（zuì）靚（liàng）的仔，火得一塌糊塗，甚至說“光進（jìn）銅退（tuì）”，大（dà）家怎麽看（kàn）？歡（huān）迎大家一起來討論。

高速先生成員--周偉

一年一（yī）度的DesignCon會（huì）議早就結（jié）束了，本次會議的幹貨（huò）還是很多的，大家都知道（dào）DesignCon是全球（qiú）最權威、規模最大的高速通信與芯片、電路板到係統設計的頂級工程會（huì）議，也是全球著名芯片公司、連接器/線纜（lǎn）和PCB廠家的硬（yìng）件工程（chéng）師、SI/PI 專家等大拿們（men）的年（nián）度盛會，被稱為（wéi）高速互聯（lián） / 信（xìn）號完整性領域的 “超級碗”。每年年初在美國矽穀聖克拉拉會議中心舉辦，從1995年開始至今已成功舉辦了31屆。

熟悉我們高速先生慣例（lì）的童（tóng）鞋們估計已經猜（cāi）到了，雖然沒有每次都親臨現（xiàn）場，但每年有空的時（shí）候我們都會拜讀DesignCon的文章，然後根據我們的理解再把比較感興趣的部分拿出來和大家分享，也讓大家跟著我們的步伐（fá）一起看看有哪些最新（xīn）的技術（shù）進展。好了閑話少說，來（lái）看看（kàn）今（jīn）年會議上出現了（le）哪些（xiē）最新的技術吧。

解壓文檔後通盤掃了一（yī）眼，映入眼簾最多的無疑是“400/448Gbps”，”他”就是今年會議上最靚的仔，圍繞”他”的話題也最多，當（dāng）然也少量出現224Gbps和112Gbps，但這兩個已經在前兩（liǎng）年的會議裏提到（dào）了多次，今年已經從小甜甜變成了“牛夫人”，可見（jiàn）隨著AI的需求旺盛起來，技術的發展迭代也（yě）確實快得驚人，對算力的（de）要求也越來越高。簡單歸納了一下，112Gbps以上（shàng）相關（guān）的文章居然有下圖這麽多，而絕大多數都是和400/448Gbps相關。

為了實（shí）現400/448Gbps速率，又衍生出了CPC，CPO以及新的編碼技術PAM6和（hé）PAM8等，我（wǒ）們先來簡（jiǎn）單認識一下它們到底是什麽。

• CPC介紹

CPC是Co-Packaged Copper（共封裝銅互連）的簡稱，就是把高速銅連（lián）接器、銅纜接口直接跟交換 / AI 芯（xīn）片封裝做在一起，讓高速信號不用走過長的 PCB 走線，直接從芯片（piàn）出來就接到銅纜，這個主要是為了解決 448Gbps 高頻電信號在 PCB 上損耗太（tài）大、帶寬不夠的問題，局部共（gòng）封裝後的示意如下圖所示。

具體應用示意如（rú）下圖所示：

真實的應用場景如下圖所示。

• CPO介紹

CPO是Co-Packaged Optics（共（gòng）封裝光（guāng）學）的簡稱，就是把光引擎（激光 + 調製 + 探測）和交換芯片（piàn） / AI 芯片（piàn）封在同一個基板上，光（guāng）纖直接從（cóng）封裝出來，不再用可插拔光模塊。主要（yào）解決高速信號（448G/1.6T）在 PCB 上跑（pǎo）不長（損耗大（dà））、功耗太高、密度上不去的三大核（hé）心難（nán）題，如下示意（yì）圖所示：

CPC和CPO的區別：綜合來說CPC 是把銅纜接（jiē）口與（yǔ）芯片共封裝（zhuāng），用（yòng）於機架內短距離（lí）電互聯，專門解（jiě）決 448Gbps 電信號在 PCB 上損耗大、帶寬不足的問題；而 CPO 是把光引擎與芯片共封裝，用於機架間長距離光互聯，專（zhuān）門解決高速傳輸損耗大、功耗高、端口密度低、信號（hào）無法遠距離傳輸的問（wèn）題，二者分別對應 AI 集群裏Scale-Up 近電連（lián）接與 Scale-Out 遠（yuǎn）光連接的不同場（chǎng）景，看起（qǐ）來（lái）CPC和CPO對於PCB人不太友好（hǎo）啊。

• PAM6和（hé）PAM8介紹

PAM6是6-level Pulse Amplitude Modulation（6 電平脈衝幅度調製）的簡稱，每符（fú）號2.5bit，448Gbps速率下奈（nài）奎斯特頻率（有些說法叫（jiào）帶寬）約90GHz，性能（néng）與複雜度折中，適合信道一般、功（gōng）耗有限的場景。PAM8是8-level Pulse Amplitude Modulation（8 電平脈衝幅度調製）的簡稱，每符號3bit，448Gbps速率下奈奎斯特頻率僅約75GHz，仿真性能最優，適合信道好、能提供高SNR的場景。二者主要是為了讓 448Gbps速率（lǜ）避開 PAM4 所需的 112GHz 超高頻率難題。PAM4到PAM8對應（yīng）的眼圖如（rú）下所示。

下表簡單對比了PAM4到PAM8的特性。

• PCIe7.0介紹

PCIe 7.0 是PCI-SIG 在 2025 年 6 月正式發布的新一代高速總線（xiàn）標準（zhǔn），單通道速（sù）率128 GT/s，是（shì） PCIe 6.0 的兩倍，x16 雙向帶寬512 GB/s，采用 PAM4 調製與 FLIT 流式編碼，具備超高帶寬（kuān）、低延遲、高能效、原生（shēng）支持（chí）光互連、兼容前代及 CXL/UCIe 生態等核（hé）心特性，主要應用於AI 大模型訓練、GPU 集群（qún）、HPC、Chiplet、800G 以（yǐ）太網、CPO 共封裝光學、數據中心高速存儲與計算互聯等場景，有效解決了下一代算力平台帶寬瓶頸、傳統 I/O 延遲過高（gāo）、高速信號在 PCB 上損耗受（shòu）限、高密度係統功耗過大、長距離傳輸能力不足等關鍵問題，為（wéi）未來高密度、高算力、低延遲的數據中心與 AI 硬件提供底層高速互連支撐。

PCIe7.0的協議已經出（chū）來了，但目前主流的應用還是（shì）在PCIe4.0和PCIe5.0，PCIe6.0從目前的應用（yòng）端來看（kàn）都不太多，隨著後續AI對於速率的要求越來越高，有種說法是最終市場會（huì）跳過（guò）PCIe6.0而直接選擇PCIe7.0，未來的（de）事情誰又能說得好呢，我們拭（shì）目以待吧。