技術文章-YD
信號完整性仿(fǎng)真 > 科學論證:為啥設計(jì)5mil左右的線寬“性價(jià)比”最高

科學論證:為(wéi)啥設計5mil左右的線(xiàn)寬“性價比”最高

發布時間:2026-06-15 11:51:16

問一個簡單問(wèn)題:走高(gāo)速信號時,控(kòng)同樣的阻抗情況(kuàng)下,你的線寬(kuān)設計4mil,我的線寬(kuān)設計6mil,到底我們倆(liǎng)有什麽不同?

高速先生成員--黃剛

 

做過PCB-layout的朋(péng)友都知道,在(zài)真正進入PCB布局布線(xiàn)之前(qián),往(wǎng)往有一個東(dōng)西是要首先確定(dìng)下來(lái)的,那就(jiù)是疊層設計。Chris和很多工程師(shī)朋友們(men)聊過天,Chris一來就(jiù)會問很(hěn)尖銳的問(wèn)題(tí),你們的PCB布局布線能力(lì)非常厲害,但是(shì)你們當中有(yǒu)多少人是自己一手一腳的進行疊(dié)層設計的呢?

 

不能說沒有,但(dàn)是的確占得比例不多。為什麽呢?原因也(yě)很簡單(dān),大部分(fèn)的PCB工程師朋友更關心器件怎麽布局,走線能不能走出來。對於疊層設計來說,他們最關心的就是多少層,至於(yú)你問他們線寬需要(yào)多少mil,在他(tā)們能保證有空(kōng)間走的情況下,我相信他們是不會care你是4mil還是6mil的。。。

 

對啊!如果設計工程師都不關心線寬的話,那誰關心呢?這個時候(hòu)我們SI就(jiù)真的要跳出來了,沒(méi)錯,我們會關心的更多(duō)!

為什(shí)麽(me)呢?這就要從PCB疊層設計需要(yào)不就提到了我們點(diǎn)講起了:

1, 需要幾個走線層、地平麵、電源層?加起來就是總的層數了。其中需要(yào)考慮的細節是走線需要幾(jǐ)層出線(xiàn),地平麵對應有幾個,電源需要幾Oz的(de)銅(tóng)和需要多少(shǎo)層;

2, PCB板的總厚度有沒有要求?像一些主要協議和接口規範的約束,例如(rú)1.6mm的金手指板卡等;

3, PCB板裏麵的高速信號速率是(shì)多少?不同速率的高速協議允許的損(sǔn)耗值不同,損耗值不同(tóng)就意味著板上高速線的走線(xiàn)長度不同,這就涉及到了需要用什麽等級的(de)板材和通過線(xiàn)寬來衡量單位長度的損耗值;

線寬!!!這不就提到了我們這篇文章要講的線寬了(le)嘛。我們知(zhī)道,高速信(xìn)號(hào)一般走在內層,結構就是上麵分(fèn)別被pp和core包裹的,如(rú)下所示:

 

390-03.png

 

除了電源層(céng)之外,需要幾個高速走線層,其實就是在算需要幾個上麵這樣的結構。上麵的結構其(qí)實就需要我們去定義線寬和pp/core的(de)厚度了。

首先我(wǒ)們先說說線寬,因(yīn)為在板材一定(dìng)的情況下,它決定了我們單位長度走線的損耗值。然後我們再說說pp和core的厚度,它們又反過來決定了線寬,因為在(zài)一定的阻抗控製下,pp和core的厚度定下來,線寬也就定了。一句話,他們之間是互相影響也互相關聯!

 

Chris在這篇(piān)文章(zhāng)中用一(yī)個M7級別(bié)的pp和core的組合,來看看控製同樣的(de)93歐姆(mǔ)阻抗下(56G以上高速信號主流差分阻抗)不同線寬的損耗值變化趨勢,看完了大家就明白Chris這篇文(wén)章的(de)意思了(le)。

在控製93歐姆的前提下(xià),我們分別(bié)調整pp和core的厚度來控製線寬(kuān)分別從3mil到8mil的變(biàn)化,下表給出了(le)從3mil到8mil時的(de)pp和core的厚(hòu)度:

 

390-05.png

 

然(rán)後(hòu)我(wǒ)們再給出不同線寬下的單位(wèi)inch長度(dù)的損耗(hào)結果,從3mil到8mil的損耗曲線如下所示:

 

390-06.png

 

從(cóng)上圖(tú)的結果看看,我們當然知道,線寬越寬損耗越小,但(dàn)是如果要說,從3mil一直到8mil線寬變化時損耗(hào)變化比例的話,大家會看到平時不太關注的一些東(dōng)西。首先我們還是以表格的形式(shì)直觀的列出不同線寬對應在14GHz和28GHz(分別對應56Gbps和112Gbps的基頻)的損耗結果。

 

390-07.png

 

好吧,Chris這個時候可以回答下標題的問題了(le),為什麽說線寬在5mil左右時(shí)性價比最高(gāo)呢?我們首先從損耗的角度(dù)看看從(cóng)3mil到8mil時,線寬每減小1mil,損(sǔn)耗增加的比例是怎麽樣的。

先看看14GHz時,如下所(suǒ)示:

8mil到7mil:損耗(hào)0.51dB→0.56 dB:增加9.80% 

7mil到6mil:損(sǔn)耗0.56 dB→0.62 dB:增(zēng)加10.71% 

6mil到5mil:損耗0.62 dB→0.69 dB:增(zēng)加11.29% 

5mil到4mil:損耗0.69 dB→0.79 dB:增加14.49% 

4mil到3mil:損耗0.79 dB→0.97 dB:增加22.78%

再看看28GHz時,如下所示:

8mil到7mil:損耗0.87dB→0.93 dB:增加6.9% 

7mil到6mil:損耗0.93 dB→1.03 dB:增(zēng)加10.75% 

6mil到5mil:損耗1.03 dB→1.14 dB:增加10.68% 

5mil到4mil:損耗1.14dB→1.29dB:增加13.16% 

4mil到3mil:損耗1.29 dB→1.57dB:增加21.71%

從這個case的線(xiàn)寬-損耗變化趨勢看, 5mil是一個(gè)分水嶺,線寬小於5mil之後(hòu)的損耗增加量變得飛快,而大於5mil之後,尤其(qí)到了7mil往上走的時候,由於線寬的增加導(dǎo)致的損耗(hào)的改善就越來越小(xiǎo)了(le)。

另外我們上麵的文章還展示了(le)對應線寬下的pp和core的厚度變化,我們也大概來算算pp和core加起來的厚度隨不同線寬的變(biàn)化量,如下所示:

3mil:core:2.5mil,PP:2.5mil      

4mil:core:3.5 mil,PP:3.3mil     線寬3mil→4mil:總厚(hòu)度加1.8mil

5mil:core:4 mil,PP:4.2mil      線寬(kuān)4mil→5 mil:總厚度加1.4mil

6mil:core:5 mil,PP:5.1mil      線寬(kuān)5mil→6 mil:總厚度(dù)加1.9mil

7mil:core:6mil,PP:5.9mil       線(xiàn)寬6mil→7 mil:總厚度加1.8mil

8mil:core:7mil,PP:6.8mil       線寬7mil→8 mil:總厚度(dù)加1.9mil

那麽湊巧嗎?剛好也在5mil線寬時增加量(liàng)和其(qí)他線寬的不同,其他線寬變化下增加的量都在1.8mil左右,但是4mil到5mil變化時(shí)增加的量卻是最小(xiǎo)的,隻有1.4mil。

什麽叫性價(jià)比呢?本文想表達的意思就是線寬的不同,當然會導致損耗的不同, 導致(zhì)疊層厚度的不同。從上述的損耗和(hé)pp/core厚度和線寬的關聯性驗(yàn)證的數據看,5mil線寬(kuān)的損耗算是一個分水嶺,小於5mil後(hòu)損耗增加劇烈,大於5mil後損(sǔn)耗改善慢慢變小;如果從厚度的角度看,5mil左右線寬相對其他線寬也具有相對較(jiào)小的(de)厚度改變量。

 

當然,不是說5mil線寬是每個項目的(de)黃(huáng)金線寬哈(hā),例如有的項(xiàng)目可能(néng)需要極小的損耗,那就隻能通過不斷增加線寬來實現了(le)。或者有的項目要求的(de)疊層厚度(dù)很小,壓(yā)根不可能增加pp和core做到5mil線寬,我們也沒辦法勉強。Chris想說(shuō)的隻是一(yī)個疊層設計相對比較深層(céng)的一種思路,就是如果沒有其他約束情況的話,把線寬設計到5mil時,加工因(yīn)素的一些影響,例如線寬需要change成4.8mil或者5.2mil,又或者pp和core的厚度略微調整個0.2-0.3mil的時候,5mil線寬這個性價比高的優勢就體現(xiàn)出來了,在上述參數的調整(zhěng)過程後,從損耗和阻抗變化來說,它一定會比其他線寬有更好的適應性,在抵禦加工因素變化時,能更好的保持預期的效果哈!

 

熱門文章

PCB設計經驗:到底DDR走線能不能參考電源層啊?
隔離地PCB過孔要放哪裏,才能最有效減少PCB高速信號過孔串擾?
PCBA板中(zhōng)神(shén)秘消(xiāo)失(shī)的鑼槽
EXCUSE ME,表層的AC耦合電容和PCB內層的高速線會有串擾(rǎo)?
PCB板雙麵布局的DDR表底走線居(jū)然不一樣,這麽低級的錯誤(wù)都沒看(kàn)出來?
PCB 背鑽塞孔翻(fān)車記!綠油凸(tū)起竟讓焊接 “手牽手” 短路
PCB加工中的“流膠”到底是怎麽影響阻抗的?
PCB板(bǎn)ATE測試探(tàn)針卡設計和生產(chǎn)的核心技術要求(qiú),你知道多少?
相同PCB單板,相同信號的AC電(diàn)容,為啥反(fǎn)焊盤不同?
真不敢信,PCB板上(shàng)就挪動了(le)一個電阻,DDR3竟神奇變好(hǎo)了
PCB板上PIN DELAY單位(wèi)錯(cuò)了,DDR4跑不起來,真(zhēn)的嗎?
老實說(shuō):你們關心過表層綠油的厚度嗎?
那(nà)個要“深紫色(sè)油墨”的客戶,讓我(wǒ)一宿(xiǔ)沒睡!
要是(shì)我再不說,估計就沒人知道電路板“賈凡(fán)尼效應”了!
PCB別人包地你包(bāo)地,但別人(rén)的隔離度比你好10dB不止
出貨給客戶一塊殘缺的PCB板,客戶(hù)為什麽(me)還要給我們點讚
遇事不決,PCB電磁絕(jué)學(xué)
PCB棕化工藝不同,高速信(xìn)號損耗差老遠了!
高速PCB板GSSG結構走線串擾大? 悄悄“轉”一下當場好一倍!
你的高速PCB主板80分,我的接口板80分,配合一起用才60分?
PCB設計製造“殘銅率”知多少,怎麽(me)做好控製±5%的阻抗值
高速PCB如(rú)果(guǒ)鏈(liàn)路中必須有一個阻抗(kàng)不(bú)連(lián)續點,你會把它放在哪呢?
色多多网站巡回技術研討會2 高速先生申請 產品服(fú)務
色多多网站-色多多污视频在线观看-色多多深夜福利免费观看-色多多视频app