對於模（mó）擬電路沒學好（hǎo）的工程師來說，電阻隻知道用來端接；電感隻知道（dào）用（yòng）來隔離；至於電（diàn）容嘛，估計你們隻知道濾波，更不（bú）用說（shuō）它們的（de）組合產生的作（zuò）用了。不信？估計以（yǐ）下這個電容的（de）用法，你也隻能說濾波了吧……

上周我們雷工，哦不是，是我們薑工的文章向大家（jiā）介紹了（le）DDR的（de）時鍾裏麵並聯電容的用（yòng）處，讓（ràng）大家驚奇的發現了原來（lái）電容也可以（yǐ）用（yòng）來端接，可能已經讓一大把粉絲獲得了（le）一波（bō）知識的源泉。那麽本期高速先生還繼續玩這個DDR的時鍾，去深挖它還有什麽槽點。

我們先把上周所講到的這個DDR時鍾的拓撲（pū）再一次拉出來，沒錯！就是下麵這個圖啦。其中（zhōng）上周讓雷工尷尬不已（yǐ）的這個電容就是下麵紅色圈圈的那位了（le）。把電容並聯到差分對間，能夠很好（hǎo）的對發（fā）送（sòng）的信（xìn）號進行端接，目標是使得電容的電抗值和傳輸線接近，從而起到源端端接的效果，減小時鍾的（de）反射。

恩，這個是上篇文章（zhāng）的精（jīng）華哈。那麽我們這期的文章繼續研究（jiū）這個拓撲，大家有沒有發現上麵的拓撲其實不止一個（gè）電（diàn）容，看（kàn）看上圖（tú）藍色圈圈的位置，其實還有一個電容哦！它一般是放在最後（hòu）兩（liǎng）個端接電阻之間，然後下拉到地（也可以上拉到DDR電（diàn）源）。這個電容到底（dǐ）有什麽用呢？根據高速先（xiān）生對你們的認識，都（dōu）接（jiē）到地了，肯定又是用來濾波啦？

高速先生對此也研（yán）究了（le）一番，我們用一個簡單的點對點的時鍾拓撲進行驗證哈（hā）。

如（rú）果（guǒ）這（zhè）對差分線是理（lǐ）想的走線，所謂理想就是差分線的P和N長度一致，阻抗相同（tóng），完全對稱的（de）情況下。有無電容的結果是下麵這樣的。

是的，如（rú）果我們的PCB加工（gōng）出（chū）來就像原（yuán）理圖設計一樣是理想（xiǎng）的情況，那這個電容的確起不了什麽作用。但是我（wǒ）們PCB最精彩的地方就在於（yú）它的設計和加工的誤（wù）差哈。我們知（zhī）道，對於一對差分（fèn）線來說，對間P和N的（de）對稱性是最為重要的事情，不然的話它們就是（shì）產（chǎn）生共模的噪聲。基本上來說，隻要破壞了差分線理（lǐ）想狀態，這對差分線都會或多或少產生共模的噪聲。那麽我們在有共模噪聲的情況下再去進行對比驗證，結果（guǒ）就會變得不一樣了。

可以看到，沒有了這個電容之後，接收端的波形變得扭（niǔ）曲，甚至是產生了非單調的結果。那（nà）麽大家也許會問了，那你們怎麽（me）知道（dào）是不是共（gòng）模噪聲的影響呢？怎麽看呢？

我們（men）可以看下圖紫色箭（jiàn）頭位置的波形，也就是它們（men）產生的共模噪聲（shēng）的位置了。

我們可以看到（dào），當差分線有共模噪聲的時候，這個電（diàn）容其實可（kě）以為我們抑製很大部分的噪聲，因此能最大（dà）限度的還原接收端信號的完整性。

當然如果旁邊的走線離這對時鍾很近的話，有了這個電容，自然也能使得共模噪聲串（chuàn）擾到旁邊走線的能量削弱啦，也就是起到減小（xiǎo）串（chuàn）擾的效果。