技術文章-YD
SI\PI理論(lùn)研究 > 跟PCB設(shè)計工(gōng)程師聊(liáo)聊1.6T光(guāng)模塊的仿真

跟PCB設計工程師聊聊1.6T光模塊的仿真

發布時間:2024-12-16 14:00:00

上期的問題留言有人回複想了解光模塊的仿真需(xū)要注意什麽(me),本期我們就立馬安排上了,詳見今(jīn)天的(de)文章,我們一(yī)起(qǐ)來聊聊通常光模塊是怎麽仿真的。

高速先生(shēng)成員--周偉

關於光(guāng)模塊的(de)仿真,從10GE1.6TE的光模(mó)塊其實我們都有仿過(guò),很多客戶一開始的需求都是希望能看下眼圖(tú),但經過我們解釋後,最後還是同意按照協議進行無源仿真,今天我們就來聊聊為什麽隻仿真(zhēn)無源而不去仿真有源看眼圖的方式吧。

如下是我們其中一個1.6T光模塊的部分設計線路(lù)圖(tú),這些高速信號的線(xiàn)路又被(bèi)分成了兩部分:一部分是從OSFP金(jīn)手指到中間的DSP芯片,分別由8TX8RX組成,每對200/224Gbps的速率構成了收發1.6TE的通道(dào);另一部分就是從芯片到TOSAROSA接口焊盤,也是由8TX8RX構成,每對也是200/224Gbps的(de)速率。金手指(zhǐ)到DSP芯片部分是有協議損耗要(yào)求的,而後一部分協議上沒有(yǒu)定義相(xiàng)關的電氣要(yào)求。

 

322-01.png

 

初看起來好像和400GE800GE的光模塊(kuài)都是一樣的套路,看不(bú)出難度在哪裏,但再一細看,難度就不是(shì)一個級(jí)別(bié)了,最主要(yào)的難度就是中間芯片的Pitch(芯片焊盤(pán)中心(xīn)間距)隻有0.15mm,如下圖所示。

 

322-02.png

 

 這麽小間距的Pitch要怎麽出線呢?而且還是差分走線,這就對(duì)設(shè)計來說難度和考驗都(dōu)很大(dà)。這麽小間距的(de)設計一般就需要用(yòng)到mSAP工藝(yì)和任意階HDI設計了,這種工藝(yì)介於芯片封裝基板和PCB板之間,後麵大家感興趣的話可(kě)以讓咱們的東哥來介紹一下,今天我們先跳過(guò),隻要知(zhī)道有這個工藝即可,來看看我們的走線線寬就知道為什麽不能用普(pǔ)通的工藝了,就問差分線2.1mil的線寬,2.8mil的間距,普通PCB生產工藝能生產(chǎn)嗎?

 

322-03.png

 

 

這時候可能就有人要問了(le),設計難度可以理解,那這種1.6T光模塊(kuài)的仿真有什(shí)麽(me)難點呢?

 

322-04.png

 

其實相對於仿真來說,設計是簡(jiǎn)單的,設計隻要保證連通性就好了,簡單來(lái)說就是隻要能順利把線走出來就成功了一半,難的是除了線走出來,還要能保證信號質量,這個就必須通過仿真來保障了。前麵說了1.6TE光模塊的信號速率最(zuì)高是224Gbps,當然是PAM4編(biān)碼的,那麽它的基頻就到了56GHz了,頻率越高,仿真(zhēn)難度就越大,後麵的線(xiàn)損也很大,一點點差異都會影響(xiǎng)到最(zuì)終(zhōng)的性(xìng)能,如(rú)材料的選擇,不(bú)同層的出線和過孔優化(huà)方式等;普通的通孔設計在頻率不是太高的時候過孔特性差異不是很大,但到(dào)了30GHz甚至50GHz以後,再疊加任意階HDI的過孔,不同層的過孔就需要單獨進行(háng)仿真,還有(yǒu)金手指處的焊盤也(yě)需要特殊優化,我們會(huì)加上連接(jiē)器的3D模型來模擬真實插上連(lián)接器時的特性,這樣和實際情況更接近(jìn),仿真也更準確;所有的(de)這些操作帶來的後果就是工作量變大,需要的仿真時間更多了。

那為什麽光模塊的仿真很多隻仿真無(wú)源而很少仿真有源眼圖和誤(wù)碼率呢?這確實是很多人關心的話題(tí)。首先我們來看看(kàn)光模塊VSR協議的無源(yuán)要求吧,如下圖是OIF-CEI-5.1協議上摘(zhāi)抄的(de)關於112G-VSR-PAM4對於PCB通道(dào)的參(cān)考模型及損耗(hào)要求。

 

322-05.png

 

協議上麵對於無(wú)源插損的要求(qiú)比較明確,Host主板上的損耗最(zuì)大是12dB,連接器的損耗最大2dB,光模塊及電容的損耗最大2dB,總共係統16dB的損耗,一般來說隻要PCB板級能滿足這個損耗要求就已(yǐ)經符合協議的指標了,剩下的就是芯片的事啦(不排除有部分芯片性能比較差的可能)。

對於仿真來說,在沒有芯片ami模型的(de)情況下,我們就隻需要保證PCB板級的損耗符合上麵的協議要求即(jí)可,一般(bān)這個無源損耗的指標會比較嚴格,隻要(yào)這個無源損耗滿足了,當然還有其他的指標如回損(sǔn)、模態及串擾等指標也要滿(mǎn)足,那麽大部分(fèn)的芯片(piàn)都是可以正常工(gōng)作的,因為芯片(piàn)的性能也(yě)要按照協議的指標(biāo)要求來,大家都要在(zài)這個協議的框架下工作,任何環(huán)節都不能(néng)脫離這個協議框架,否則那就沒得玩了,這就是有協議的好處。

 

322-06.png

 

無源仿真就相對簡單很多,隻要有PCB設計文件,疊層和材料信息就可以開始建模仿真優化了,隻要仿真方法得當,材料信息準確,那(nà)麽無源仿真出來的結果(guǒ)就能作為判斷依據;但有(yǒu)源仿真就會複雜很多,需要(yào)有係統的所有信息,如主板Host和光模塊上芯片的ami模型,連接器的3DS參數模型,主(zhǔ)板Host和光模塊上的走線情況(如(rú)S參數模型,PCB文件及疊層信息等)。很(hěn)多時候如果不是做係統的廠家,很少能全部集齊這些模型,如做主板Host端的,就很難(nán)拿到(dào)光模塊部分廠家的資(zī)料,因為(wéi)主板Host還要兼容各個(gè)廠家的光模塊;而做(zuò)光模塊端的,則沒有主板Host端的資料,同時他們也不(bú)僅僅隻特供給某一家主機Host端,所以要搭配一起做係統仿(fǎng)真就比較困難。現在協議既然有無(wú)源分段的指標要求,那麽就按照“鐵(tiě)路(lù)工人各管一段”的原則,大家各自管好自己部分的損耗要求,那(nà)麽(me)合在一起也是可以滿足的,這就(jiù)是前麵說了大家都要在這個協議的框架下工作。好了,希望下次不(bú)會再有人讓我們進(jìn)行係統(tǒng)的有源仿真了,除非本身是做Host和光模塊整個係統的(de),有係統的資料可以提供一起來仿真。

熱門文章

PCB設計經驗:到底DDR走線能不能參考電(diàn)源(yuán)層啊?
隔離地PCB過孔要放(fàng)哪裏,才能最有效減少PCB高速信號過孔串擾?
PCBA板中神秘消失的鑼槽
EXCUSE ME,表層的AC耦合電容和PCB內層(céng)的高速(sù)線會有串擾?
PCB板雙(shuāng)麵布局的(de)DDR表(biǎo)底走線居然不一樣,這麽(me)低級的錯誤都沒看出來?
PCB 背(bèi)鑽塞孔翻車記!綠(lǜ)油凸起竟(jìng)讓焊接 “手牽手” 短路
PCB加工中的“流膠”到底是怎麽影響阻抗的?
PCB板ATE測試探(tàn)針(zhēn)卡設計和(hé)生產的(de)核心技術要求,你知道多少?
相同PCB單板,相同信號的AC電容,為啥反焊盤(pán)不同?
真不敢信,PCB板上就挪動了一個電阻,DDR3竟神奇變好了
PCB板上PIN DELAY單位錯了(le),DDR4跑不(bú)起來,真的嗎?
老實說:你們關心過表層綠油的厚度嗎?
那個要“深紫色油墨”的客戶,讓我一宿沒睡!
要是我再不說,估計就沒人知道電(diàn)路板“賈凡尼效應”了!
PCB別人(rén)包地(dì)你包地,但別人的隔離度比你(nǐ)好10dB不止
出貨給客戶一塊殘缺的PCB板,客戶為什麽還要給我們點讚
遇事(shì)不決,PCB電磁絕學
PCB棕化工藝不同,高速信號損耗差老遠了!
高速PCB板GSSG結(jié)構走線串擾大? 悄悄“轉”一下當場好一倍(bèi)!
你的高(gāo)速PCB主(zhǔ)板80分,我的接口板80分,配合一起用(yòng)才(cái)60分?
PCB設(shè)計製(zhì)造“殘銅率”知多少,怎麽(me)做好(hǎo)控製±5%的(de)阻抗(kàng)值
高速PCB如果鏈路(lù)中必須有一個阻抗不連續點,你會把它放在哪呢?
產品服務
色多多网站-色多多污视频在线观看-色多多深夜福利免费观看-色多多视频app