高速先生成員--黃剛

隨著（zhe）我司的板廠製程（chéng）越來越成熟（shú），工藝能力（lì）自然也越來越強（qiáng）。目前在阻抗加工精（jīng）度這塊（kuài），我們可以非常自信（xìn）的和大家（jiā）宣傳在非電鍍的內層走線（xiàn）可以實現±5%的精度，著實讓我們的客戶感（gǎn）到滿（mǎn）滿（mǎn）的（de）幸福，在同樣的設計下，在我們板廠加（jiā）工的板子在阻抗方（fāng）麵的精度更高，也就意味（wèi）著（zhe）在我司加工後（hòu）板子在高速信號性能上裕量更大了！當然控製±5%的阻抗精度是很難的一件事情，因為從頭到（dào）尾能（néng）影響到阻抗誤差的因素太多了，有設計（jì）的，有加工的，還有來料本身的等（děng）等，你占1%的誤差，它占（zhàn）1%的誤差，多個1%的誤差加起來輕輕鬆鬆就超過5%的誤差了。。。

其實高速先生在（zài）之（zhī）前很多期的文章都寫過不同的加工誤差對（duì）阻抗的影響，看文章的閱讀量還是灰常的可以，也說明了大家對這一類（lèi）文章還（hái）是很喜歡的哈！那Chris必須（xū）要趁熱打鐵，今兒再來一個，你說是設計的（de）影響因素也行，說是加（jiā）工的影響因素（sù）也行，它的（de）名字叫“殘銅率”。

Chris還是更喜歡把這個因素歸到（dào）設（shè）計端去，殘銅率是什麽意思呢？相信80%以上的PCB工程師（shī）肯定是知道的，那就是PCB設計版圖上（shàng）某一層的有銅區域的占比。例如（rú）下麵的高速（sù）先生做過的一個測試板的信號層和地平麵層，明顯能看到信號層本身就那麽零零星星的幾根走線，但是地（dì）平麵層就基本上都是地銅。那我們就可以說，信號層（céng）的殘銅率很低，地平麵層的（de）殘銅率很高。至於多低和多高，具（jù）體的數值就是看銅占（zhàn）的比例了。例（lì）如還是下麵的這個（gè）圖（tú），可能信號層（céng）的殘銅率是10%，地平麵層就高達90%了。。。

當（dāng）然，在PCB板（bǎn）廠反饋的疊層（céng）也（yě）會清（qīng）晰的（de）給出（chū）每一層的殘銅率，它是根據（jù）我們客戶投板後的gerber文（wén）件去計算的，所以相對就會更準（zhǔn）確了。

文章到這，估計很多（duō）人還（hái）是覺得沒什麽技術含量是不？上麵說的我都懂啊（ā）！到（dào）底能不能（néng）講點（diǎn）我（wǒ）不知道的？行！Chris哪一次沒有滿足過粉絲們的要求。下麵重點說說殘銅率到底是怎麽影（yǐng）響到加（jiā）工後（hòu）傳輸線的阻抗精度（dù）的！

說到這，Chris又必須要先給大家科普（pǔ）另外兩個名詞了，那就是疊（dié）層裏麵的pp和core。其實他們本身是同一個東東，隻不過core是已經（jīng）提前用pp壓合好（hǎo）的兩塊板，也叫芯片，pp就（jiù）再沒壓合過之前的材料。所以（yǐ）壓合過的core，厚度在多層板加上pp在壓合一次的時候，厚度就（jiù）基（jī）本上不會變化了，下圖（tú）是一個（gè）內層走（zǒu）線的pp和core的（de）簡單結構示（shì）意圖。

下圖是某板材供應商的line-up，給的都是沒壓合之前材料本身的pp和core的分類和對應的厚度信息。

怎麽還沒說到殘銅（tóng）率啊？好（hǎo）捉急啊！大家別激動哈，的（de）確。。。真（zhēn）的（de）還沒那麽快說到！因為下麵說的是pp和core壓合過程的變化哈（hā）。大家看到下麵壓（yā）合好的內層（céng）走線的示意圖（tú）綠色的是core，紅色的是pp（這個顏色記住哈，下麵Chris就不再標注了哦）。

剛剛（gāng）說了，core本身是已（yǐ）經壓合過了的雙麵板，所以和pp一起再壓的時候（hòu）厚度是穩定的，基本不會變了。問題就出（chū）在（zài）這個pp上，大家（jiā）看到的壓合之後是長上麵那樣（yàng），那pp壓（yā）合之前是啥（shá）樣呢？其實是下麵（miàn）的樣子。 

相信大家一看就懂了是吧。因為中間（jiān）的（de）走線層不可能全部都是有銅的，所以沒壓合（hé）之前走線層沒（méi）銅的地方是空白的，pp在走線層的上麵。重點來了（le）！上麵的pp疊好沒壓合的時（shí）候的情況，那經過壓合這個操作後，壓合的高溫使得pp處於融化（huà）的狀態，那麽pp裏麵的膠（樹脂）就具有（yǒu）流動性，就會去填（tián）充走線層沒銅的地方去。所以壓合後就變成了下麵那樣了，也就是上上圖（tú）我們看到的那樣（yàng），中間就沒縫隙了。

但是Chris還是想讓大家好好看看壓合前後有什麽不（bú）一樣的地方哈！眼（yǎn）尖的小夥伴估（gū）計看出來（lái）了！咦，pp的厚度，也就是走線層到上表麵的厚度怎麽變了，準確來說是變小了啊！很容（róng）易理解啊，壓合時高溫使pp融化，膠順勢填到走線層沒銅的地方去了（le）啊（ā），那pp不就看起來厚度變小了嘛。

那到底壓合後pp變薄了多少呢？怎麽去衡量（liàng）啊！這不我們的豬腳，殘銅率終於要出場（chǎng）了。殘銅率就是走（zǒu）線層（其（qí）實也包括地層啦，這裏用走線層來介紹更明顯一點）上有銅的區域占的比例。殘銅（tóng）率如果是（shì）100%，說明走線層就沒有縫隙可以給膠去填充，那麽理論上pp的（de）厚度就不會變薄；反之殘銅率越低，縫（féng）隙越多，膠填充的地方（fāng）越多，pp的厚度減小的越明顯。為了讓大家更直觀的理解殘銅率和pp最終厚度的關係，貼心的Chris給大家做了個動圖，這個（gè）模型的壓合前的core厚度是5mil，pp厚度是4.4mil，然後（hòu）我們模擬不同殘銅率下pp厚度變化（huà）的過（guò）程，就像下麵那樣了。

的確有點意思，那（nà）這會大家應該慢慢知道殘銅率是（shì）怎麽影響（xiǎng）加工（gōng）後（hòu）的阻抗精度了吧（ba）。我們（men）用上麵那個動圖的3D內層傳輸線模型來進行不同（tóng）殘（cán）銅率偏差估算（suàn）後的加工阻抗偏差。殘銅率估算偏差的意思就是大部分工（gōng）程師都認（rèn）為壓合後的pp厚度和壓合前的板材line-up給（gěi）出的厚度是一（yī）樣的，也就是（shì）默認走線層是100%的（de）殘銅率的理想情況去計算，然後在這個基礎上，Chris通過上麵模型的仿真掃描給出真正的殘銅率後的阻抗變化，不同（tóng）殘銅率偏差（chà）的阻（zǔ）抗結果對比如下：

從上（shàng）麵的仿真結果就能很直觀的看到，一旦估計錯殘（cán）銅率後，僅僅這一（yī）項的影響就（jiù）會導致不小的阻抗加工偏差。而且這還隻是0.5Oz的走線層（céng），如果是（shì）1Oz的走線層，那殘銅率估算偏差導致（zhì）的阻抗（kàng）變化就會（huì）比（bǐ）0.5Oz時可能大2倍不（bú）止（zhǐ），看大家以後誰還敢不重視（shì）殘銅率的（de）估算。。。

問題：通過Chris這（zhè）篇文章的介紹，大家知道怎麽從理論上（shàng）估算殘銅率和（hé）pp厚（hòu）度關係了嗎？

關於一（yī）博：

色多多网站科技成（chéng）立於2003年3月，深圳創業板上市公司，專注於高速PCB設計、SI/PI仿真分析等技術服務，並為研發樣機及批量生產提供高品質（zhì）、短交期的PCB製板與PCBA生（shēng）產服務。致力於打造一流的硬件創新平台，加快電子產品的（de）硬件創新進程（chéng），提升產品質量。

色多多网站珠海板廠：

位於珠海經濟開發區（qū）,專注於高端快（kuài）件，提供高品質的高多層、高速、高精密、HDI等（děng）PCB生（shēng）產製造。聚焦國內高（gāo）端快件細分市場，致力於推動國內PCB行業的技術進步，尤其是高速、高多層、高複雜PCB產品的（de）快速交付，對應PCB廣泛應用於（yú）ATE、AI算力、服務器、工控、通信、汽（qì）車、醫療設備等領（lǐng）域。