技術文章-YD
信號完整性仿真 > 高速PCB上(shàng)下層高速線參考同一個地平(píng)麵,串擾應該很大吧?

高速PCB上下層高速線參考同一(yī)個(gè)地平麵,串(chuàn)擾應該很大吧?

發布時間(jiān):2026-08-03 13:57:02

情況(kuàng)就(jiù)是這麽(me)個情況:電路板L3層和L5層的(de)高速線都參考L4層的地平麵,而(ér)且(qiě)L3和L5層高速線在垂直方向完全(quán)重疊。信號那麽近(jìn),地平麵那麽薄,不怕串擾大到離譜(pǔ)嗎???

高速先(xiān)生成(chéng)員--黃(huáng)剛

高速信號發展越來越快,無論(lùn)是PCB設計工程師還是硬(yìng)件工程師接收到的高速理論(lùn)也越來越多了,什麽趨(qū)膚效應,玻纖(xiān)效應,邊緣輻射效應等等,隨便都能脫口而出十個八個SI理論。有時候理論學得多本身當然是好事,但是怕就怕在理論越多(duō),做起設計來越畏首畏尾了。Chris最近也比較忙,所以也(yě)比較少去深入到設計部去收集(jí)案例了,難得(dé)有一位資深的設計部同事Kevin找到(dào)我,問起這個問題來……

 396-01.png

嗯,他的問題就很清晰了,也就是上下兩層(céng)高速走線L10和L12層共用一個參考(kǎo)層L11層。沒想(xiǎng)到Chris沒過幾秒鍾立馬就回(huí)複了(le):

 396-02.png

可能是生怕(pà)自(zì)己表達得不全麵(miàn),Kevin又特意補了一句:

 396-03.png

問題感覺看起來更嚴(yán)重了啊,又是TX和RX的反向信號的串擾(rǎo)場景,而且兩層走線在(zài)投(tóu)影上還是重疊的,這還能(néng)沒串擾,換誰都不敢輕易相信啊!等來的回複也還是Chris輕描淡寫的一句話:

 396-04.png

Kevin也算是非常(cháng)非常資深的設(shè)計部員工了(le),平時SI理論的確也看得夠多(duō),但是看起來也是一副難以置信的樣子。

 396-05.png

為了緩和這尷尬的氣氛,Chris主動提出:要不寫篇文章吧(ba)?

396-06.png 

其實不僅是很(hěn)多設計部的老員(yuán)工問(wèn)過這事,包括很多做高速的客戶也問過,看起來這並不是一句沒影響就能說服大家的哈,寫篇文章,做個仿真驗證可能是更好的方式。

驗證的方式也很簡單,也(yě)就是建個3D模型,綠色和紅色的兩層相鄰(lín)層(céng)走(zǒu)線共(gòng)用一個GND平(píng)麵層,然後就仿真(zhēn)下串擾就好了。

396-07.png 

刷(shuā)一下就仿真完成了,本來想打開串擾的結果來看(kàn)看,結果發(fā)現:縱坐標(biāo)從0到100dB的界麵上居然是空白的???

 396-08.png

什麽鬼?仿(fǎng)真過程有問題,結(jié)果沒出(chū)來?別急嘛,要不把串擾量(liàng)級放大到300dB界麵(miàn)再看看,如下所示:

 396-09.png

額。。。原來是有串擾結果(guǒ)跑出來的,隻是串擾太(tài)太太太太小了,小到超過了我們的認知,基本上和沒(méi)有串擾也沒兩(liǎng)樣了。

可能從串擾這個曲線上還不(bú)一定能說服大家,那要不……我們(men)看看磁場?

首先是上下兩對走線(xiàn)都一起工作的時候的磁場圖如下:

396-10.png 

這不和很多人想象(xiàng)的(de)一樣嗎,兩對走線同時工作,他們都(dōu)會產生磁場(chǎng)啊,而且磁場幅度也很強,怎麽會沒有串擾呢?這(zhè)裏要糾正(zhèng)大家認識(shí)一個誤區哈,的確兩對信號本身在工作(zuò),肯定會有很強的磁場,但是判斷他們之間(jiān)有沒有串擾,不(bú)是單純(chún)的看磁場強不強,還看磁場有沒(méi)有交集。如果磁場沒交集的話,哪怕強到無邊(biān),其(qí)實它們也沒有串擾!

到底怎(zěn)麽算有交集,怎麽算沒交集呢?很簡單(dān)嘛,我們隻讓上麵的(de)那對高速信號在工作,下麵的保持靜止狀態,我們看看上麵的磁(cí)場(chǎng)能不能影響到下麵的(de)走線就知道了。

結果(guǒ)是這樣的:

 396-11.png

是不是顛覆了很多人的認知,上麵信號線產生的強磁場居然一點都沒說穿過中間的地平麵,壓(yā)根影響不到下麵靜止的信號。所以,它們的磁場沒有交集,也就(jiù)是所有……它們一丁點串擾都沒有哈(hā)!

還得是Kevin,關於Chris上(shàng)麵回答的“完整”兩個(gè)事,讓Kevin又(yòu)逮到了機會。

 396-12.png

還好(hǎo)Chris也(yě)早有準備(bèi),拿出(chū)來繼續應對的話術:

 396-13.png

行吧,本身文章寫到這就完了(le),既(jì)然Kevin那麽熱愛學習,那Chris當然不會掃同事的興。就按照上麵這個簡筆畫繼續驗證下,如(rú)果有其他非(fēi)地的過孔(kǒng)打斷平麵之後,到底相鄰的兩層高速信號(hào)線會(huì)不(bú)會還是(shì)沒有串擾?

於是Chris又建了另外一個模(mó)型,而(ér)且還是個過孔打斷平(píng)麵(miàn)距離不(bú)同的動圖,如下(xià)所(suǒ)示:

 396-14.gif

也就是想驗證下打(dǎ)斷過孔(kǒng)的位(wèi)置距離走線從遠到(dào)近的變化時,串擾到底還能不(bú)能一直保(bǎo)持很理想的情況哈(hā)。打斷過孔的位置從(cóng)最遠(yuǎn)的30mil到最近的10mil,每隔5mil一種,一共5種case的掃描。

不賣關(guān)子啦,文章已經很長了,要(yào)是再長點大家都不看了哈。直接看(kàn)仿真掃描後(hòu)的(de)結果,如下所示:

 396-15.png

可以看(kàn)到(dào),被過孔打斷後,平麵就變得不(bú)是完整的狀態了,這個時候就和很多朋友想象的一樣了,串擾就有了(le),而且隨著平麵打(dǎ)斷的位置距離走(zǒu)線越近(例如最近10mil的狀態下),串擾就明顯了。

我們來看看10mil距離下(xià),同樣隻(zhī)讓上麵那對高速線工作,下麵高速線靜止時的磁場。

 396-16.png

可以看到,當平麵變得(dé)不(bú)完整之後,上麵信號的磁場就能夠通過過孔的(de)縫隙穿到下麵靜止的信號中了,那就是磁場(chǎng)有交集了,這不就真的有串擾了嘛!

 396-17.png

好(hǎo)久沒寫過那麽長的文章了,當(dāng)然的確也感謝Kevin給Chris提供的素材。這個問(wèn)題相信(xìn)不止Kevin有疑惑的,我司很多設計部同事,包括很多外部的(de)客戶都有疑惑,剛好借著這個機會就一篇文章說清楚了,也算是給大家一個很好的仿真結論支撐,讓大家(jiā)以後遇到這種(zhǒng)很常見的高速走線設計方案時再也不慌了哈!

 396-18.png

問題:大家平時設計中(zhōng)有沒有遇到自己把握不住的各種走線之間或過孔之間的串擾問題,都(dōu)可以留言發問哈,說(shuō)不定下篇(piān)文(wén)章就是用你們的素材了……

 

熱門文章

PCB設計經驗:到(dào)底DDR走線能不能參考電源層啊(ā)?
隔(gé)離地PCB過孔要(yào)放哪裏,才(cái)能最有效減少PCB高速信號過(guò)孔串擾(rǎo)?
PCBA板中神秘消失(shī)的鑼槽
EXCUSE ME,表層的(de)AC耦合電容和PCB內層的高速線(xiàn)會有串擾?
PCB板雙麵布局(jú)的DDR表底走線居然不一樣(yàng),這麽低級(jí)的錯誤都沒看出來(lái)?
PCB 背鑽塞孔翻(fān)車(chē)記!綠油凸起竟讓焊接 “手牽手” 短路
PCB加工中的“流膠”到底是怎麽影響阻抗的?
PCB板ATE測試探針卡設計和生產的核心技術要(yào)求,你知道多少?
相同PCB單板,相同信號的AC電容,為啥(shá)反焊盤不同(tóng)?
真不敢信,PCB板上就挪動了一個電阻,DDR3竟神(shén)奇變好了
PCB板上PIN DELAY單(dān)位錯了,DDR4跑不起來(lái),真的(de)嗎?
老實說:你們關心過表層綠油的厚度嗎?
那個要“深紫(zǐ)色油墨”的(de)客戶,讓我(wǒ)一宿沒睡!
要是我再不說,估計就沒人知道電路板“賈凡尼效應”了!
PCB別人包地你包地,但別人的隔離度比你好10dB不(bú)止
出貨給客戶一塊殘缺的PCB板,客戶為什麽還要給我們點讚(zàn)
遇事不決(jué),PCB電磁絕學
PCB棕(zōng)化工藝不同,高速(sù)信號損耗差老遠了!
高速PCB板GSSG結構走線串擾大? 悄悄“轉”一下當場好一倍!
你的高速PCB主板80分,我的接口板80分,配合一起用才60分?
PCB設計製造“殘銅率”知多少,怎麽做好控製±5%的阻(zǔ)抗值
高速(sù)PCB如果鏈(liàn)路中必須有一個阻抗不連續點(diǎn),你會把它放在哪呢?
色多多网站(bó)巡回技術研討會2 高速先生(shēng)申請 產品(pǐn)服務
色多多网站-色多多污视频在线观看-色多多深夜福利免费观看-色多多视频app