技術文章-YD
行(háng)業前沿 > DSP 被(bèi)幹掉了!NPO 近封裝光學重構(gòu) AI 服(fú)務器互連

DSP 被幹掉了(le)!NPO 近封裝光學重(chóng)構 AI 服務器互(hù)連

發布時間:2026-08-20 17:19:35

NPO把光引擎移到芯片(piàn)旁(páng)邊,電走線壓(yā)縮到2~5cm,去掉DSP,靠短(duǎn)鏈路物理(lǐ)優勢撐起高速傳輸。業內普遍把它看作是(shì)從傳統方案走向CPO的務(wù)實過渡(dù)。

 

隨(suí)著AI算力集群(qún)向萬卡級規模演進(jìn),800G1.6T甚至3.2T的光互聯需求已(yǐ)成剛需。傳統可插(chā)拔(bá)光模塊在高(gāo)速場景下的短板越來越明顯——電走線長(zhǎng)達80~100cm,信號損耗大、時延高、功耗猛,全(quán)靠DSP硬撐。而CPO雖然性能極致,但工(gōng)藝難度大、維修成本高,短期內很難鋪開。

於是,NPO(近封裝光學)站了出來。它把光引擎移到芯片旁邊(biān),電走(zǒu)線壓縮(suō)到(dào)2~5cm,去(qù)掉DSP,靠短鏈路(lù)物理優勢撐起高速傳輸。業內普遍把(bǎ)它看作(zuò)是從傳統方案走向CPO的務實過渡(dù)。

 

08-1.png

 

NPO正在(zài)哪些場景落地?

一是AI高密度算力集群,機櫃內中短距互聯是它的主戰場,頭部廠商(shāng)已批量采購,2026年基本實現規模供貨。二是在逐步替代800G/1.6T傳統可插拔模塊,3.2T樣品已出,6.4T在預研。三是作為CPO普及前的過渡方案,複用(yòng)現有PCB工藝,支持光引擎獨立更換,運維門檻低(dī)。四是區域市場分化明顯,北美率先(xiān)商用,國內智(zhì)算中心建設帶動亞太增速(sù)領先(xiān),行業預測2026-2034年複合增長率達19.3%

技術迭(dié)代方向也很清晰:

 

08-2.png

 

取消DSP,均衡功能交給主芯片SerDes,搭(dā)配外置激光器ELS,簡(jiǎn)化結構、降功耗;光引擎采用插座式(shì)板載設計,走線控製在5cm內,不需大改PCB;國內供應鏈逐(zhú)步成熟,中際旭創、華工科技、新易(yì)盛等已規模量產,打破了海外壟斷。

當然也有痛點——極限帶寬和功耗優化不及CPO,芯片鄰近區域的(de)高密度(dù)布局對(duì)SI設計提出了更高要求(qiú),阻抗管控和(hé)串擾(rǎo)抑製需(xū)要更細致的仿真校驗。

SI性能對比(bǐ):NPO vs 傳統方案

 

08-3.png

 

直接上關鍵參數對比:

·           電互連走線長度:傳統80~100cm vs NPO 2~5cm,縮短95%以上,從源(yuán)頭降(jiàng)損。

·           插入損耗:傳統高(gāo)頻損耗極大,必須DSP補償;NPO整體鏈路損耗降低9~11dB,與CPO僅差3dB,無需DSP即可穩定傳輸。

·           阻抗匹配(pèi):傳統走線長、過孔殘樁多(duō),阻抗突(tū)變頻繁(fán);NPO走線短、節點少,連續性優異,反射問題大幅減少(shǎo)。

·           串擾水平:傳統(tǒng)長差分線累積耦合強,多通道串擾突出;NPO走線短,耦合效應弱,抗幹擾能力更強。

·           原生(shēng)眼圖質量:傳統眼(yǎn)圖收縮(suō)畸變嚴重,全靠DSP修複;NPO眼圖開度足、畸變輕,傳輸裕量大(dà)。

·           DSP依(yī)賴度:傳統必須內置DSPNPO完全取消,靠主芯片SerDes適配。

·           傳輸延(yán)遲:傳統疊(dié)加走線延時(shí)+DSP處理(lǐ)時延;NPO走線時延極低,無(wú)DSP處理,整體時延下(xià)降(jiàng)30%以上。

細分來看,插入損耗方麵,傳(chuán)統方(fāng)案在(zài)112Gbps及以上速率(lǜ)時鏈路損耗逼近極限,NPO從物理層麵削減弱介質損耗,帶寬上限明顯拓寬。阻抗連續性上,傳統(tǒng)鏈路(lù)多層轉接、過孔殘樁多(duō),需要複雜的背鑽和漸變線設計;NPO鏈路簡單,差分線全(quán)程阻抗穩(wěn)定(dìng),SI設計難度大幅降低。串擾方麵,傳統長距離走線累積耦合強,還容易受(shòu)電源噪聲幹擾;NPO短走線搭配近端去耦設計,多通道並行穩定性更強。時序偏斜上,傳統方案受長度偏差和連接器裝配影響,偏斜(xié)量大,還需DSP處理時(shí)延;NPO短結構易實現等長匹配,時延更低,適合AI算力集群的低延遲需求。

設計側重點也不一樣:傳統方案要死磕長鏈路優化,管(guǎn)理金手指阻抗、過孔背鑽、等長匹配,調試周期長(zhǎng);NPO聚焦芯片近(jìn)區高密度(dù)布局,重點管控接口阻抗過渡和局部串擾,仿真驗證工作量(liàng)小,量產(chǎn)穩定性高。

 

綜合優劣勢

NPO優勢很突(tū)出:SI指標全麵領先,功耗降低30%~50%,散熱(rè)壓力小;完全沿(yán)用現有PCB工藝,量產良率(lǜ)高,光引擎可獨立更換,運維門檻低;帶寬升級不需重構芯片封裝,可平滑向CPO過渡。

短板也(yě)有:極限帶寬和功耗(hào)優化比不上CPO;高密度布局對SI仿真和電磁(cí)隔離要求更高;跨機櫃長距離場景仍需(xū)配合傳統模塊使(shǐ)用。

傳統方案的優勢在於接口標準成熟、供應鏈(liàn)完(wán)善(shàn)、適配(pèi)全場景,但高速場景下的損耗、時延(yán)、功耗問題已是硬傷,在(zài)高端算力場景中競爭力不斷下滑。

選型建議

·           高端AI算力集群(qún)、機(jī)櫃內(nèi)中短距互(hù)聯:優先NPO,釋放算力,兼顧運維和成本。

·           通用商用場景、跨機櫃長距離、低速互聯:繼續用傳統可插拔方案,性價比和兼容(róng)性更合(hé)適。

·           遠期升級到CPO的定製化節點:現(xiàn)階段用NPO過渡,平衡先(xiān)進性和落地穩定(dìng)性。

 

08-4.png

 

NPO是當前高速光互連升級中最務實的選擇。它用短鏈路解決了長鏈路的核心痛點,同時保留了(le)可插拔、易維護(hù)、量(liàng)產成熟的實用優勢,避開了CPO短期落地的難題。20262030年將是NPO的規模普及期,行業格局會逐步形成傳統方案保通用、NPO主導(dǎo)高速算力、CPO攻堅遠(yuǎn)期極致的三層結構。

順便(biàn)提一句,這類高密度板載光引擎的SI設計和仿真驗證,恰恰是色多多网站PCB板(bǎn)廠的長項。 我們在高速(sù)差分走線阻抗管控、鄰位串擾抑製、局部電磁隔離方麵有大(dà)量實測數據支撐,能幫客戶在NPO方案落地中把信號完整性做到(dào)位,縮短調試周期,提升量產穩定性。無論(lùn)是存量設備(bèi)升級還(hái)是新一代AI服務器設計,色多多网站都(dōu)能提(tí)供從仿真到板廠落地的完整支持。歡迎有需求的(de)朋友來聊(liáo)聊。

 

08-5.png

特別聲明(míng):本文部分內(nèi)容由AI生(shēng)成,僅(jǐn)為(wéi)行業技術參考,不構成專業商用指導與投(tóu)資依據。

 

 

熱門文章(zhāng)

PCB設計經驗:到底DDR走線能不(bú)能參考電源層啊?
隔離地PCB過孔要放哪裏,才能最有效減少PCB高速信號過(guò)孔串擾?
PCBA板中神秘消失的鑼槽
EXCUSE ME,表層的AC耦合(hé)電容和PCB內層的高(gāo)速線會有串擾?
PCB板(bǎn)雙麵布局的DDR表(biǎo)底走線居然不(bú)一樣,這麽(me)低級的錯誤都沒(méi)看出來?
PCB 背鑽塞孔翻(fān)車記!綠油凸起竟讓焊接 “手牽手” 短路
PCB加工中的“流膠”到底是怎麽影響阻抗的?
PCB板ATE測試探針卡設計和(hé)生產的(de)核心技術要求,你知道多少?
相(xiàng)同(tóng)PCB單板,相同(tóng)信(xìn)號的AC電容,為啥反焊盤不(bú)同?
真(zhēn)不敢信(xìn),PCB板上就挪動了一個電阻,DDR3竟神奇變好(hǎo)了
PCB板上PIN DELAY單位錯了,DDR4跑不起(qǐ)來(lái),真的嗎?
老實(shí)說(shuō):你們關心過表層綠油的厚度嗎?
那(nà)個要“深紫色油墨”的客戶,讓我一宿沒睡!
要是(shì)我再不說,估計就沒人知道電路板(bǎn)“賈凡尼效(xiào)應”了!
PCB別人包地你包地,但別人的隔離度比你好10dB不止
出貨給客戶一塊殘缺的PCB板,客戶為(wéi)什麽還要給我(wǒ)們點(diǎn)讚
遇事不決,PCB電磁絕學
PCB棕化(huà)工藝不同,高速信號損耗差老(lǎo)遠了!
高速PCB板GSSG結構走線串擾大? 悄悄“轉”一下當場好一倍!
你的高速PCB主板80分,我的接口(kǒu)板80分,配合一起用才60分?
PCB設計製造“殘銅率”知多少,怎麽做好控製(zhì)±5%的阻(zǔ)抗值
高速PCB如果鏈路中必(bì)須有一個阻抗不連續點,你(nǐ)會把它放在哪呢?
色多多网站-色多多污视频在线观看-色多多深夜福利免费观看-色多多视频app